#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application of:

Shigeaki OKUTANI et al.

Application No.: NEW

Group Art Unit: Not Yet Assigned

Filed: April 14, 2004

Examiner: Not Yet Assigned

For: FUNCTION ARITHMETIC METHOD AND FUNCTION ARITHMETIC CIRCUIT

# SUBMISSION OF CERTIFIED COPY OF PRIOR FOREIGN APPLICATION IN ACCORDANCE WITH THE REQUIREMENTS OF 37 C.F.R. § 1.55

Commissioner for Patents PO Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 37 C.F.R. § 1.55, the applicant(s) submit(s) herewith a certified copy of the following foreign application:

Japanese Patent Application No(s). 2003-414688

Filed: December 12, 2003

It is respectfully requested that the applicant(s) be given the benefit of the foreign filing date(s) as evidenced by the certified papers attached hereto, in accordance with the requirements of 35 U.S.C. § 119.

Respectfully submitted,

STAAS & HALSEY LLP

Date: April 14, 2004

y٠ \_

J. Randall Beckers
Registration No. 30,358

1201 New York Ave, N.W., Suite 700

Washington, D.C. 20005 Telephone: (202) 434-1500 Facsimile: (202) 434-1501



### 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2003年12月12日

出 願 番 号 Application Number:

特願2003-414688

[ST. 10/C]:

[JP2003-414688]

出 願 人
Applicant(s):

富士通株式会社

特許庁長官 Commissioner, Japan Patent Office 2004年 2月10日







【書類名】 特許願 【整理番号】 0352152

【提出日】平成15年12月12日【あて先】特許庁長官殿【国際特許分類】G06F 15/332

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社

内

【氏名】 奥谷 茂明

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社

内

【氏名】 中水流 敏郎

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社

内

【氏名】 森田 昇

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100079359

【弁理士】

【氏名又は名称】 竹内 進

【手数料の表示】

【予納台帳番号】 009287 【納付金額】 21,000円

【提出物件の目録】

【物件名】 特許請求の範囲 1

 【物件名】
 明細書 1

 【物件名】
 図面 1

 【物件名】
 要約書 1

 【包括委任状番号】
 9704823



#### 【書類名】特許請求の範囲

#### 【請求項1】

サイン関数を計算するテイラー級数式を、既知数Qと、変数Xの2乗を乗算し、その結果をシフト数Sだけシフトしたのち、定数Kを加算したものを新たな既知数Qとする各項に共通な単一の巡回式に変形して設定する巡回式設定ステップと、

前記変数 X は、変数 X の変化範囲内で、変数 X の最大値が 1 となるように、前記定数 K は 1 以下となるように、前記シフト数 S を調整して準備する調整ステップと、

角度情報iを入力して前記変数Xに変換し、前記テイラー級数式の項の数分、前記巡回式を高次の項から低次の項に向けて順次実行して前記角度情報iのサイン関数を導出する巡回式実行ステップと、

を備えたことを特徴とする関数演算方法。

#### 【請求項2】

請求項1記載の関数演算方法に於いて、前記巡回式実行ステップは、前記巡回式の既知数Q、変数X、シフト後の中間値、定数Kは、最終的なビット数に保護ビット数を加えたビット数として演算処理を実行することを特徴とする関数演算方法。

#### 【請求項3】

コサイン関数を計算するテイラー級数式を、既知数Qと、変数Xの2乗を乗算し、その結果をシフト数Sだけシフトしたのち、定数Kを加算したものを新たな既知数Qとする各項に共通な単一の巡回式に変形して設定する巡回式設定ステップと、

前記変数 X は、変数 X の変化範囲内で、変数 X の最大値が 1 となるように、前記定数 K は 1 以下となるように、前記シフト数 S を調整して準備する調整ステップと、

角度情報iを入力して前記変数Xに変換し、前記テイラー級数式の項の数分、前記巡回式を高次の項から低次の項に向けて順次実行して前記角度情報iのコサイン関数を導出する巡回式実行ステップと、

を備えたことを特徴とする関数演算方法。

#### 【請求項4】

既知数Qと変数Xの2乗を乗算し、その結果をシフト数Sだけシフトした後に定数Kを加算したものを新たな既知数Qとするサイン関数を計算するテイラー級数式の変形により得られた巡回式を演算する巡回式演算部と、

入力した角度情報iを前記変数Xに変換すると共に、変数Xの変化範囲内で変数Xの最大値が1となるように前記シフト数Sを調整して出力する変換調整部と、

サイン関数を計算するテイラー級数式の各項に対応した定数Kと、前記各定数Kを1以下となるように調整したシフト数Sを予め求めて保持した定数テーブルと、

前記変換調整部から前記変数 X が出力された際に、予め定めたテイラー級数式の項数分、前記巡回式演算部を高次の項から低次の項に向けて前記テーブルの定数 K とシフト数 S の選択に基づき順次循環演算を実行させて前記角度情報 i のサイン関数を導出する演算制御部と

を備えたことを特徴とする関数演算回路。

#### 【請求項5】

既知数Qと変数Xの2乗を乗算し、その結果をシフト数Sだけシフトした後に定数Kを加算したものを新たな既知数Qとするサイン関数を計算するテイラー級数式の変形により得られた巡回式を演算する巡回式演算部を各項ごとに設けてパイプライン接続したパイプライン演算部と、

入力した角度情報 i を前記変数 X に変換すると共に、変数 X の変化範囲内で変数 X の最大値が 1 となるように前記シフト数 S を調整して前記パイプライン演算部に出力する変換調整部と、

2/E



サイン関数を計算するテイラー級数式の各項に対応した定数Kと、前記各定数Kを1以下となるように調整したシフト数Sを予め求めて保持した定数テーブルと、

前記変換調整部から前記変数 X が出力される毎に、前記パイプライン演算部の各巡回式演算部にテイラー級数式の対応する項の定数 K とシフト数 S を前記定数テーブルから選択して並列的に演算させ最終段の巡回式演算部の出力に基づき前記角度情報 i のサイン関数を導出させるパイプライン制御部と、

を備えたことを特徴とする関数演算回路。



#### 【書類名】明細書

【発明の名称】関数演算方法及び関数演算回路

#### 【技術分野】

#### $[0\ 0\ 0\ 1]$

本発明は、テイラー級数式によりサイン関数やコサイン関数を算出する関数算出方法及び関数演算回路に関し、特に、高速フーリエ変換の演算サイクルに同期してサイン関数とコサイン関数を算出して使用可能とする関数算出方法及び関数演算回路に関する。

#### 【背景技術】

#### [0002]

従来、コンピュータを用いた情報処理装置において、角度情報からサイン関数やコサイン関数を演算して使用することがある。特に、フーリエ変換等の信号処理をハードウェアで行うとき、角度情報をアドレスとして、サイン関数とコサイン関数の値を求めて演算処理に使用している。

#### [0003]

図18は、電波天文学の分野で高速フーリエ変換を行う従来システムの例である。専用のパラボラアンテナ200で受信した電波や音声信号などのアナログ時系列信号202は、AD変換装置204によってディジタル信号205に変換したのち、フーリエ変換装置206において高速フーリエ変換処理することで周波数成分208に分解して解析される。

#### [0004]

このフーリエ変換装置206にあっては、角度情報をアドレスとし、アドレスに対応したサイン関数及びコサイン関数を演算パラメータに使用している。

#### [0005]

図19は従来のパイプライン型高速フーリエ変換装置の例である(特許文献1)。図19において、従来の高速フーリエ変換装置は、並べ替え回路部242,252,256,260、バタフライ演算部244,254,258,262、及びひねり係数記憶回路部264,266,268,270で構成され、例えばバタフライ演算部244は、乗算器246と加算器248,250で構成される。

#### $[0\ 0\ 0\ 6]$

この高速フーリエ変換装置は、処理する高速フーリエ変換(FFT)点数がNである高速フーリエ変換を行う回路であり、入力データ点数NをN/R(但し、Rは基数)に分割し、分割された入力データ点数をシリアルに並べて、R入力のデータ並べ替え回路部と、ひねり係数乗算部と、バタフライ演算部とからなる高速フーリエ変換の基本回路に入力し、この基本回路を1段として、この段をM個(M=logRN)直列に並べて、高速フーリエ変換を行うように構成している。

#### [0007]

ここで高速フーリエ変換処理にあっては、アドレスを示す角度情報のサイン関数及びコサイン関数により導出されるひねり係数を予め求め、これを角度情報をアドレスとしてひねり係数記憶回路部264,266,268,270を構成するメモリに保持して処理を行う。

#### [0008]

ところで、従来、アドレスを示す角度情報に対応したサイン関数及びコサイン関数を求める方法としては、図20のルックアップ・テーブル210が知られている。ルックアップ・テーブル210は、角度情報をアドレスiとしてサイン関数及びコサイン関数の値を保持したメモリ212で構成される。

#### [0009]

また図19の高速フーリエ変換装置では、予め算出したサイン関数及びコサイン関数の値からひねり係数を算出してメモリに記憶しているが、角度情報の分解能が高くなると、分解能に比例してひねり係数を保持するメモリの容量が増加する。

#### [0010]

そこで、高速フーリエ演算の中でのサイン関数及びコサイン関数が高速に演算できれば、ひねり係数を算出して記憶しておくメモリが不要となり、角度分解能が向上してもメモリ容量が増加することはない。

#### [0011]

このような高速フーリエ変換の演算速度に適合してサイン関数及びコサイン関数を算出する方法としては、テイラー級数式による演算処理を単純にハードウェアで実現した回路が考えられる。

#### $[0\ 0\ 1\ 2]$

この回路の演算原理は次のようになる。いま角度0°から360°をN等分し、第i番目の角度 $\theta$ i を次式で表す。

[0013]

【数1】

### $\theta i = 2\pi i/N$

この i 番目の角度  $\theta$  i に対するサインとコサインのテイラー級数を示すと次のようになる。

#### [0014]

【数2】

$$\sin\theta i = \theta i - (\theta i^{3} / 3!) + (\theta i^{5} / 5!) - (\theta i^{7} / 7!) + (\theta i^{9} / 9!) - \cdots$$

$$= (2\pi i/N) - \{(2\pi i/N)^{3} / 3!\} + \{(2\pi i/N)^{5} / 5!\} - \{(2\pi i/N)^{7} / 7!\} + \cdots$$

$$\cos\theta i = 1 - (\theta i^{2} / 2!) + (\theta i^{4} / 4!) - (\theta i^{6} / 6!) + (\theta i^{8} / 8!) - \cdots$$

$$= 1 - \{(2\pi i/N)^{2} / 2!\} + \{(2\pi i/N)^{4} / 4!\} - \{(2\pi i/N)^{6} / 6!\} + \cdots$$

#### [0015]

図21は、sin θ をテイラー級数式から求める単純なハードウェアによる回路であり、 乗算器218、シフタ220、乗算器222,224,226,230,232,236 ,238及び加算器228,234,240によって第4項までのテイラー級数式の演算 を実現している。この回路にあっては、例えば4個の項を有するテイラー級数であれば、 約10クロックサイクルでサイン関数の値を算出することができる。

#### [0016]

更に、三角関数を含む超越関数を迅速に計算する方法として、テイラー級数を並列処理 する装置がある(特許文献 2)。

#### $[0\ 0\ 1\ 7]$

この装置は、テイラー級数を2つの部分級数に分けて並列処理した後に2つの結果を減算する並列処理を行っている。例えば10個の項を有するテイラー級数について、半分の5個の項をもつ部分級数に分解して並列処理し、約10クロックサイクルでサイン関数又はコサイン関数を算出することができる。また各並列処理部は、巡回型に変形して処理しており、且つ浮動小数点演算を前提にしている。

【特許文献1】特開平06-019955号公報

【特許文献2】特開平10-214176号公報

#### 【発明の開示】

【発明が解決しようとする課題】



しかしながら、このような従来のテイラー級数式を使用してサイン関数及びコサイン関数を求める方法にあっては、次の問題がある。

#### $[0\ 0\ 1\ 9\ ]$

まず図21に示したようにテイラー級数式の各項を単純にハードウェアの演算回路で実現する場合にあっては、項数に応じてハードウェア規模が増加し、また演算に要するクロックサイクルも増加し、高速フーリエ変換に適用した場合に全体的な演算速度を低下させる問題がある。

#### [0020]

一方、テイラー級数を2つの部分級数に分けて並列的に計算する方法にあっては、並列 化により演算処理を高速化できるが、ハードウェアの規模は部分級数に分けない場合と同 等であり、回路規模が大きく、またソフトウェアで実現する場合には、浮動小数点演算の 並列処理となるために処理負担が大きいという問題がある。

#### $[0\ 0\ 2\ 1]$

本発明は、テイラー級数式を利用してサイン関数とコサイン関数を高速計算する関数演算方法及び関数演算回路を提供する。

#### [0022]

また本発明は、ルックアップ・テーブル・メモリを使用することなく、テイラー級数式 を利用してサイン関数とコサイン関数を高速計算して高速フーリエ変換のひねり係数の計 算に使用する関数演算方法及び装置を提供することを目的とする。

#### 【課題を解決するための手段】

#### [0023]

図1は本発明の原理説明図である。本発明は、テイラー級数式を用いてサイン関数 $\sin \theta$ iを演算する関数演算方法であり、

巡回式設定部13により、サイン関数を計算するテイラー級数式を、既知数Qと、変数 Xの2乗を乗算し、その結果をシフト数Sだけシフトしたのち、定数Kを加算したものを 新たな既知数Qとする各項に共通な単一の巡回式( $Q=K+S\cdot X^2\cdot Q$ )に変形して設定する巡回式設定ステップと、

調整部14により、変数Xは、変数Xの変化範囲内で、変数Xの最大値が1となるように、定数Kは1以下となるように、シフト数Sを調整して準備する調整ステップと、

巡回式実行部15により、角度情報iを入力して変数Xに変換し、テイラー級数式の項の数分、巡回式を高次の項から低次の項に向けて順次実行して角度情報iのサイン関数を導出する巡回式実行ステップと、

を備えたことを特徴とする。

#### $[0\ 0\ 2\ 4]$

ここで巡回式実行ステップは、巡回式の既知数Q、変数X、シフト後の中間値、定数Kは、最終的なビット数に保護ビット数を加えたビット数として演算処理を実行する。


#### $[0\ 0\ 2\ 5]$

また本発明は、テイラー級数式を用いてコサイン関数 $\cos \theta$  i を演算する関数演算方法であり、

巡回式設定部 1 3 により、コサイン関数を計算するテイラー級数式を、既知数 Q と、変数 X の 2 乗を乗算し、その結果をシフト数 S だけシフトしたのち、定数 K を加算したものを新たな既知数 Q とする各項に共通な単一の巡回式(Q = K + S · X  $^2$  · Q)に変形して設定する巡回式設定ステップと、

調整部14により、変数Xは、変数Xの変化範囲内で、変数Xの最大値が1となるように、定数Kは1以下となるように、シフト数Sを調整して準備する調整ステップと、

巡回式実行部15により、角度情報iを入力して変数Xに変換し、テイラー級数式の項の数分、巡回式を高次の項から低次の項に向けて順次実行して角度情報iのコサイン関数を導出する巡回式実行ステップと、



#### [0026]

この場合にも、巡回式実行ステップは、巡回式の既知数Q、変数X、シフト後の中間値、定数Kは、最終的なビット数に保護ビット数を加えたビット数として演算処理を実行することを特徴とする。

#### [0027]

本発明は、テイラー級数式を用いてサイン関数sin $\theta$ iを演算する関数演算回路を提供する。この関数演算回路は、既知数Qと変数Xの2乗を乗算し、その結果をシフト数Sだけシフトした後に定数Kを加算したものを新たな既知数Qとするサイン関数を計算するテイラー級数式の変形により得られた巡回式( $Q=K+S\cdot X^2\cdot Q$ )を演算する巡回式演算部と、入力した角度情報iを変数Xに変換すると共に、変数Xの変化範囲内で変数Xの最大値が1となるようにシフト数Sを調整して出力する変換調整部と、サイン関数を計算するテイラー級数式の各項に対応した定数Kと、各定数Kを1以下となるように調整したシフト数Sを予め求めて保持した定数テーブルと、変換調整部から変数Xが出力された際に、予め定めたテイラー級数式の項数分、巡回式演算部を高次の項から低次の項に向けてテーブルの定数Xとシフト数Xの選択に基づき順次循環演算を実行させて角度情報iのサイン関数を導出する演算制御部とを備えたことを特徴とする。

#### [0028]

ここで、巡回式演算部は、巡回式の既知数Q、変数X、シフト後の中間値、定数Kは、 最終的なビット数に保護ビット数を加えたビット数として演算処理を実行する。

#### [0029]

本発明は、テイラー級数式を用いてコサイン関数  $cos\thetaie$  iを演算する関数演算回路を提供する。この関数演算回路は、既知数 Q と変数 X の 2 乗を乗算し、その結果をシフト数 S だけシフトした後に定数 K を加算したものを新たな既知数 Q とするコサイン関数を計算するテイラー級数式の変形により得られた巡回式( $Q=K+S\cdot X^2\cdot Q$ )を演算する巡回式演算部と、入力した角度情報 i を変数 X に変換すると共に、変数 X の変化範囲内で変数 X の最大値が 1 となるようにシフト数 S を調整して出力する変換調整部と、コサイン関数を計算するテイラー級数式の各項に対応した定数 K と、各定数 K を 1 以下となるように調整したシフト数 S を予め求めて保持した定数 F 一ブルと、変換調整部から前記変数 X が出力された際に、予め定めたテイラー級数式の項数分、巡回式演算部を高次の項から低次の項に向けてテーブルの定数 K とシフト数 S の選択に基づき順次循環演算を実行させて角度情報 i のコサイン関数を導出する演算制御部とを備えたことを特徴とする。

#### [0030]

ここで、巡回式演算部は、前記巡回式の既知数Q、変数X、シフト後の中間値、定数Kは、最終的なビット数に保護ビット数を加えたビット数として演算処理を実行する。

#### [0031]

本発明は、テイラー級数式を用いてサイン関数sin $\theta$ iをパイプライン演算する関数演算回路を提供する。この関数演算回路は、既知数Qと変数Xの2乗を乗算し、その結果をシフト数Sだけシフトした後に定数Kを加算したものを新たな既知数Qとするサイン関数を計算するテイラー級数式の変形により得られた巡回式(Q=K+S·X²·Q)を演算する巡回式演算部を各項ごとに設けてパイプライン接続したパイプライン演算部と、入力した角度情報iを変数Xに変換すると共に、変数Xの変化範囲内で変数Xの最大値が1となるようにシフト数Sを調整してパイプライン演算部に出力する変換調整部と、サイン関数を計算するテイラー級数式の各項に対応した定数Kと、各定数Kを1以下となるように調整したシフト数Sを予め求めて保持した定数テーブルと、記変換調整部から変数Xが出力される毎に、パイプライン演算部の各巡回式演算部にテイラー級数式の対応する項の定数Kとシフト数Sを定数テーブルから選択して並列的に演算させ最終段の巡回式演算部の出力に基づき角度情報iのサイン関数を導出させるパイプライン制御部とを備えたことを特徴とする。

#### [0032]

5/

ここで、パイプライン演算部の各巡回式演算部は、巡回式の既知数Q、変数X、シフト後の中間値、定数Kは、最終的なビット数に保護ビット数を加えたビット数として演算処理を実行する。

#### [0033]

本発明は、テイラー級数式を用いてコサイン関数 $\cos\theta$ iをパイプライン演算する関数演算回路を提供する。この関数演算回路は、既知数Qと変数Xの2乗を乗算し、その結果をシフト数Sだけシフトした後に定数Kを加算したものを新たな既知数Qとするコサイン関数を計算するテイラー級数式の変形により得られた巡回式( $Q=K+S\cdot X^2\cdot Q$ )を演算する巡回式演算部を各項ごとに設けてパイプライン接続したパイプライン演算部と、入力した角度情報iを変数Xに変換すると共に、変数Xの変化範囲内で変数Xの最大値が1となるようにシフト数Sを調整してパイプライン演算部に出力する変換調整部と、コサイン関数を計算するテイラー級数式の各項に対応した定数Kと、各定数Kを1以下となるように調整したシフト数Sを予め求めて保持した定数テーブルと、変換調整部から変数Xが出力される毎に、パイプライン演算部の各巡回式演算部にテイラー級数式の対応する項の定数Kとシフト数Sを定数テーブルから選択して並列的に演算させ最終段の巡回式演算部の出力に基づき角度情報iのコサイン関数を導出させるパイプライン制御部とを備えたことを特徴とする。

#### [0034]

この場合も、パイプライン演算部の各巡回式演算部は、巡回式の既知数Q、変数X、シフト後の中間値、定数Kは、最終的なビット数に保護ビット数を加えたビット数として演算処理を実行する。

#### [0035]

本発明は、高速フーリエ変換装置に好適なサイン関数及びコサイン関数をパイプライン 演算する関数演算回路を提供する。この関数演算回路は、サイン関数演算回路とコサイン 関数演算回路を有する。

#### [0036]

サイン関数演算回路は、既知数Qと変数Xの2乗を乗算し、その結果をシフト数Sだけシフトした後に定数Kを加算したものを新たな既知数Qとするサイン関数を計算するテイラー級数式の変形により得られた巡回式( $Q=K+S\cdot X^2\cdot Q$ )を演算する巡回式演算部を各項ごとに設けてパイプライン接続したパイプライン演算部と、入力した角度情報iを変数Xに変換すると共に、変数Xの変化範囲内で変数Xの最大値が1となるように前記シフト数Sを調整してパイプライン演算部に出力する変換調整部と、サイン関数を計算するテイラー級数式の各項に対応した定数Kと、各定数Kを1以下となるように調整したシフト数Sを予め求めて保持した定数テーブルと、変換調整部から前記変数Xが出力される毎に、パイプライン演算部の各巡回式演算部にテイラー級数式の対応する項の定数Kとシフト数Sを定数テーブルから選択して並列的に演算させ最終段の巡回式演算部の出力に基づき前記角度情報iのサイン関数を導出させるパイプライン制御部とを備える。

#### [0037]

またコサイン関数演算回路は、既知数Qと変数Xの2乗を乗算し、その結果をシフト数Sだけシフトした後に定数Kを加算したものを新たな既知数Qとするコサイン関数を計算するテイラー級数式の変形により得られた巡回式( $Q=K+S\cdot X^2\cdot Q$ )を演算する巡回式演算部を各項ごとに設けてパイプライン接続したパイプライン演算部と、入力した角度情報 i を変数Xに変換すると共に、変数Xの変化範囲内で変数Xの最大値が1となるようにシフト数Sを調整してパイプライン演算部に出力する変換調整部と、コサイン関数を計算するテイラー級数式の各項に対応した定数Kと、各定数Kを1以下となるように調整したシフト数Sを予め求めて保持した定数テーブルと、変換調整部から変数Xが出力される毎に、パイプライン演算部の各巡回式演算部にテイラー級数式の対応する項の定数Kとシフト数Sを定数テーブルから選択して並列的に演算させ最終段の巡回式演算部の出力に基づき角度情報 i のコサイン関数を導出させるパイプライン制御部とを備える。

#### [0038]

ここで、各パイプライン演算部の各巡回式演算部は、巡回式の既知数Q、変数X、シフト後の中間値、定数Kは、最終的なビット数に保護ビット数を加えたビット数として演算処理を実行する。

#### [0039]

この関数演算回路は、入力情報iのサイン関数およびコサイン関数に基づき、基数2のパイプライン型高速フーリエ変換装置に設けた複数のバタフライ段のひねり係数値を計算させる。

#### [0040]

更に本発明は、サイン関数やコサイン関数を含む一般的な超越関数、即ち三角関数、対数関数、指数関数などのように、多項式で表せない関数として定義される超越関数(transcendental function)をテイラー級数式を用いて演算する関数演算方法を提供する。

#### [0041]

この関数演算方法は、

巡回式設定部により、超越関数を計算するテイラー級数式を、既知数Qと、変数Xを乗算し、その結果をシフト数Sだけシフトしたのち、定数Kを加算したものを新たな既知数Qとする各項に共通な単一の巡回式( $Q=K+S\cdot X\cdot Q$ )に変形して設定する巡回式設定ステップと、

調整部により、変数 X は、変数 X の変化範囲内で、変数 X の最大値が 1 となるように、 前記定数 K は 1 以下となるように、シフト数 S を調整して準備する調整ステップと、

巡回式実行部により、入力情報を前記変数Xに変換し、前記テイラー級数式の項の数分、前記巡回式を高次の項から低次の項に向けて順次実行して前記入力情報の超越関数を導出する巡回式実行ステップと、

を備えたことを特徴とする。

#### 【発明の効果】

#### [0042]

本発明によれば、テイラー級数式を各項に共通な1個の巡回式に変形することで、高次から低次に向かって行う演算内容を各項につき共通化でき、巡回計算を行う場合、パイプライン計算を行う場合のいずれについても、演算アルゴリズムを単純化し、ソフトウェアでは処理負担を低減し、ハードウェアでは回路構成を簡単にし、いずれも高速化できる。

#### $[0\ 0\ 4\ 3]$

またビットのシフト操作を導入することで、巡回計算毎に少ない最低限の同じ演算ビット数でありながら、必要な演算ビット精度を確保できる。この結果、浮動小数点演算や、ビット数の多い演算回路を使用することなく、少ないビット数の固定小数点演算回路を使用でき、少ないハードウェアによる関数計算を容易に実現できる。

#### [0044]

また本発明のパイプライン型の関数演算回路を高速フーリエ変換装置に適用することで、ひねり係数をリアルタイムで演算でき、従来のひねり係数を保持するメモリが不要となり、フーリエ変換点数が多くなった場合に、ひねり係数メモリを使用するよりも少ないハードウェアで、精度良くひねり係数を生成することができる。

#### [0045]

この結果、従来のフーリエ変換装置は、バタフライ演算回路等をLSIに集積し、ひねり係数は外部メモリを使用して構成していたが、本発明によるパイプライン型の関数演算回路を使うことで、LSIだけで比較的容易に構成できるようになる。

#### 【発明を実施するための最良の形態】

#### $[0\ 0\ 4\ 6]$

図2は、コンピュータのプログラムにより実現される本発明による関数演算処理の機能構成のブロック図である。

#### [0047]

図2において、本発明の関数演算処理システムは角度検出部10とコンピュータ11で構成される。角度検出部10としては例えば図18に示したようなパラボナアンテナに設けられ、アンテナの角度利用情報としてアドレスiを出力する。角度検出部10としては例えばロータリエンコーダーなどが使用されており、0度~360度をN等分したアドレスiを出力するものでこのアドレスiの角度 θiを表す。

#### [0048]

#### [0049]

巡回式設定部13はサイン関数及びコサイン関数を計算するテイラー級数式をテイラー 級数式の各項に共通な単一の巡回式に変形して巡回式実行部15にセットする。この巡回 式は次式で与えられる。

[0050]

【数3】

$$Qd = Kd + S(d+2) \cdot Xi^{2} \cdot [Q(d+2)]$$
 (1)

巡回式(1)はテイラー級数式を既知数Q(d+2)と変数Xiの2乗を乗算し、その結果をシフト数S(d+2)だけシフト+)とする。このテイラー級数式から巡回式の変形処理は後の説明で明らかにする。

#### $[0\ 0\ 5\ 1]$

調整部14は(1)式の巡回式について変数Xiが変数Xiの変換範囲内で最大値が1となるように、また定数Kdが1以下となるようにシフト数S(d-2)を調整し、これを定数テーブル16に予め準備する。

#### $[0\ 0\ 5\ 2]$

ここでサイン関数とコサイン関数について角度  $0^\circ \sim 4~5^\circ$  まで計算する場合と  $0^\circ \sim 9~0^\circ$  までを計算する場合の定数テーブル 1~6 に格納している定数 K~d とシフト数 S~d の 例を図 3 に示している。

#### [0053]

図3の定数テーブル16は、サイン関数及びコサイン関数のそれぞれについてテイラー級数式のパラメータd及び  $(2\pi)^d/d!$ に対応して (1)式の巡回式における定数 Kdの値とシフト数 Sdを示し、シフト数 Sdについては 45°まで計算する場合と 90°まで計算する場合に分けて格納している。

#### [0054]

図4は、図2のコンピュータ11のプログラム制御により実現される本発明による関数 演算処理部12の処理手順のフローチャートである。

#### [0055]

この関数演算処理にあっては、ステップS1で前記(1)式の巡回式の設定処理を行なった後、ステップS2で変数Xi及び定数Kdを最適化するためのシフト数Sdの調整を行なうことにより、図3に示したようなテーブル16を作成する。

#### [0056]

ステップS1, S2の準備処理が終了したならばステップS3で角度検出部10からの角度情報アドレスiの入力をチェックしており、アドレスiの入力があるとステップS4に進み角度情報としてのアドレスiを変数Xiに変換し、テイラー級数式の項の数分巡回式を高次の項から低次の項に向けて順次実行してアドレスiの角度 $\theta$ iのサイン関数、sin $\theta$ iを計算する。

#### [0057]

ここで前記(1)式の巡回式のテイラー級数式からの変形処理について説明する。まず本発明の関数演算処理にあっては、サイン関数及びコサイン関数について角度 45°まで計算する場合と角度 90°まで計算する場合とに分けている。

#### [0058]

ここで角度が90°~180°の範囲のサイン関数及びコサイン関数を、本発明による 演算結果としての角度0°~90°のサイン関数から簡単に求めることができ、本発明に よる関数演算の必要はない。

[0059]

即ち、三角関数の公式

[0060]

【数4】

$$\cos(\alpha + \beta) = \cos\alpha \cdot \cos\beta - \sin\alpha \cdot \sin\beta$$
$$\sin(\alpha + \beta) = \cos\alpha \cdot \sin\beta + \sin\alpha \cdot \cos\beta$$

から導くことができる。この三角関数の公式を変形すると次式のようになる。

[0061]

【数5】

 $\cos(90^{\circ} + \beta) = \cos 90^{\circ} \cdot \cos \beta - \sin 90^{\circ} \cdot \sin \beta = 0 \cdot \cos \beta - 1 \cdot \sin \beta = -\sin \beta$  $\sin(90^{\circ} + \beta) = \cos 90^{\circ} \cdot \sin \beta + \sin 90^{\circ} \cdot \cos \beta = 0 \cdot \sin \beta + 1 \cdot \cos \beta = \cos \beta$ 

例えば角度120°の場合には90°+eta=120°であるからeta=30°となる。従って

 $c \circ s 1 2 0^{\circ} = -s i n 3 0^{\circ}$ 

s i n 30° = c o s 30°

として求めることができる。

#### $[0\ 0\ 6\ 2\ ]$

また角度が  $4.5^\circ \sim 9.0^\circ$  の範囲のサイン関数及びコサイン関数も、本発明の関数演算処理により求められる  $0^\circ \sim 4.5^\circ$  のサイン関数及びコサイン関数から簡単に求めることも簡単にできる。即ち、三角関数の公式である次式から導くことができる。

[0 0 6 3]

【数6】

$$\cos(\alpha - \beta) = \cos\alpha \cdot \cos\beta + \sin\alpha \cdot \sin\beta$$
  
$$\sin(\alpha - \beta) = -\cos\alpha \cdot \sin\beta + \sin\alpha \cdot \cos\beta$$

この三角関数の公式を変形すると次のようになる。

【0064】 【数7】

 $\cos(90^{\circ} - \beta) = \cos 90^{\circ} \cdot \cos \beta + \sin 90^{\circ} \cdot \sin \beta = 0 \cdot \cos \beta + 1 \cdot \sin \beta = \sin \beta$  $\sin(90^{\circ} - \beta) = -\cos 90^{\circ} \cdot \sin \beta + \sin 90^{\circ} \cdot \cos \beta = -0 \cdot \sin \beta + 1 \cdot \cos \beta = \cos \beta$ 

例えば角度 6~0 。 のサイン関数及びコサイン関数を求める場合には、 9~0 。  $-\beta=6~0$  。 であるから、  $\beta=3~0$  。 であり、従って

 $c \circ s \circ 0^{\circ} = s \circ n \circ 3 \circ 0^{\circ}$ 

s i n 3 0° = c o s 3 0° が求まる。

#### [0065]

ここでは角度が $0^{\circ} \sim 4.5^{\circ}$  までについてサイン関数及びコサイン関数を求める場合についての巡回式への変形を説明する。

#### [0066]

まず角度アドレス i は角度 0 ° ~ 4 5 ° の範囲であることから、アドレスの値としては 0 ~ N / 8 まで変化する。ここでアドレス i は角度 0 ° ~ 3 6 0 ° を N 等分した場合の第 n 番目の角度  $\theta$  i をあらわすことから次式で与えられる。

[0067]

【数 8 】

$$\theta i = 2\pi i/N$$

(2)

そこでこの角度  $\theta$  i を示す (2) 式を用いて s i n  $\theta$  i を求めるテイラー級数式を展開すると次のようになる。

[0068]

【数9】

$$\sin\theta i = \theta i - (\theta i^3 / 3!) + (\theta i^5 / 5!) - (\theta i^7 / 7!) + (\theta i^9 / 9!) - \cdots$$

= 
$$(2\pi i/N) - \{(2\pi i/N)^3 / 3!\} + \{(2\pi i/N)^5 / 5!\} - \{(2\pi i/N)^7 / 7!\} + \cdots$$

= 
$$2\pi i/\{8\cdot (N/8)\}$$
 -  $[2\pi i/\{8\cdot (N/8)\}]^3$  / 3! +  $[2\pi i/\{8\cdot (N/8)\}]^5$  / 5!

$$- \{2\pi i/\{8\cdot (N/8)\}\}^7 / 7! + \cdots$$

$$= \{i/(N/8)\} \cdot 2\pi / 2^{3} - \{i/(N/8)\}^{3} \cdot \{(2\pi)^{3} / 3!\} / 2^{9} + \{i/(N/8)\}^{5} \cdot \{(2\pi)^{5} / 5!\} / 2^{15}$$
$$- \{i/(N/8)\}^{7} \cdot \{(2\pi)^{7} / 7!\} / 2^{21} + \cdots$$

このテイラー級数式の展開において 1 行目は本来のテイラー級数式であり、 2 行目はこれに(2)式の  $\theta$  i の値を代入している。  $3 \sim 4$  行目の式は N=8 (N/8)を代入して 2 のべき乗に変換している。 さらに  $5 \sim 6$  行目はカッコについて変数部分と定数部分をわけるようにしている。

#### [0069]

ここで本発明にあっては(1)式の巡回式における定数 K d は 1 以下で出来るだけ近い値となるようにしている。例えば前記のテイラー級数式の変形式における  $5\sim 6$  行目の第 1 項の 2  $\pi=6$  . 2 8 は 2 3 = 8 で除算すると K 1 = 0 . 7 8 5 とすることができる。

#### [0070]

即ち $2\pi=6$ . 28を $2^2=4$ で除算するとK1=1. 57となって1を超えてしまうことからこれは採用できず、一方 $2^4=1$ 6で除算するとK1=0. 3925と1から遠い値となり、従って $2^3=8$ で除算することで定数K1として1以下で出来るだけ1に近い値にすることができる。

#### [0071]

そこで前記のテイラー級数式の変形式について定数をまとめると、次式のようになる。 【0072】 【数10】

$$\sin \theta i = \{i/(N/8)\} \cdot [2\pi/2^3] - \{i/(N/8)\}^3 \cdot [(2\pi)^3/(3! \cdot 2^6)]/2^3$$

$$+ \{i/(N/8)\}^5 \cdot [(2\pi)^5/(5! \cdot 2^7)]/2^8 - \{i/(N/8)\}^7 \cdot [(2\pi)^7/(7! \cdot 2^7)]/2^{14} + \cdots$$

この式について定数 K 1, K 3, K 5, K 7 を次のように定義する。

[0073]

【数11】

$$K1 = [2\pi/2^3]$$

$$K3 = -[(2\pi)^3/(3! \cdot 2^6)]$$

, K5 = 
$$[(2\pi)^5/(5!\cdot 2^7)]$$

$$K7 = -[(2\pi)^7/(7! \cdot 2^7)]$$

そこで定数 K1, K3, K5, K7を用いて変形すると次式が得られる。

【0074】 【数12】

 $\sin \theta i = \{i/(N/8)\} \cdot K1 + \{i/(N/8)\}^3 \cdot K3/2^3 + \{i/(N/8)\}^5 \cdot K5/2^8 + \{i/(N/8)\}^7 \cdot K7/2^{14} + \cdots$ 

= 
$$\{i/(N/8)\}\cdot[K1 + \{i/(N/8)\}^2\cdot K3/2^3 + \{i/(N/8)\}^4\cdot K5/2^8 + \{i/(N/8)\}^6\cdot K7/2^{14} + \cdots]$$

= 
$$\{i/(N/8)\}\cdot[K1 + 2^{-3}\cdot\{i/(N/8)\}^2\cdot[K3 + \{i/(N/8)\}^2\cdot K5/2^5]$$

$$+ \{i/(N/8)\}^4 \cdot K7/2^{11} + \cdots \}$$

= 
$$\{i/(N/8)\}\cdot [K1 + 2^{-3}\cdot \{i/(N/8)\}^2\cdot [K3 + 2^{-5}\cdot \{i/(N/8)\}^2\cdot [K5]\}$$

$$+ \{i/(N/8)\}^2 \cdot K7/2^6 + \cdots 1111$$

= 
$$\{i/(N/8)\}\cdot[K1 + 2^{-3}\cdot\{i/(N/8)\}^2\cdot[K3 + 2^{-5}\cdot\{i/(N/8)\}^2\cdot[K5$$

$$+ 2^{-6} \cdot \{i/(N/8)\}^{2} \cdot [K7 + \cdots]]]]$$

この変形式にあっては、1行目は定数 K1, K3, K5, K7 を代入したもので、2行目は括弧内について $\{i/(N/8)\}$  を括りだしている。 $3\sim4$  行目については右側の大括弧内の第 1 項、2 項につき  $2^{-3}$  で括っている。 $5\sim6$  行目については更にその中で 2 項目以降  $2^{-5}$  で括っている。最終的に 7 行目にあっては 3 項目を  $2^{-6}$  で括っている。

[0075]

ここで上記の変形式について変数 X i として 【0076】

数13】

$$Xi = i/(N/8)$$

を定義し、更にビットシフト数S3, S5, S7として 【0077】 【数14】

$$S3 = 2^{-3}$$

$$S5 = 2^{-5}$$

$$S7 = 2^{-6}$$

を定義し、更に既知数としてQ7, Q5, Q3, Q1を 【0078】 【数15】

$$Q7 = K7 + \cdots$$

$$Q5 = K5 + S7 \cdot Xi^2 \cdot [Q7]$$

$$Q3 = K3 + S5 \cdot Xi^2 \cdot [Q5]$$

$$Q1 = K1 + S3 \cdot Xi^2 \cdot [Q3],$$

とすると次式を得ることができる。 【0079】

#### 【数16】

$$sin \theta i = Xi \cdot [K1 + S3 \cdot Xi^{2} \cdot [K3 + S5 \cdot Xi^{2} \cdot [K5 + S7 \cdot Xi^{2} \cdot [K7 + \cdots]]]]$$

$$= Xi \cdot [K1 + S3 \cdot Xi^{2} \cdot [K3 + S5 \cdot Xi^{2} \cdot [K5 + S7 \cdot Xi^{2} \cdot [Q7]]]]$$

$$= Xi \cdot [K1 + S3 \cdot Xi^{2} \cdot [K3 + S5 \cdot Xi^{2} \cdot [Q5]]]$$

$$= Xi \cdot [K1 + S3 \cdot Xi^{2} \cdot [Q3]]$$

$$= Xi \cdot [Q1]$$

この変形式におけるサイン関数の巡回部分は d=1, 3, 5, 7・・・の値をとっており、前記(1)式と同じ次式が与えられる。

·【0080】 【数17】

## $Qd = Kd + S(d+2) \cdot Xi^{2} \cdot [Q(d+2)]$

このため、この巡回式を用いた $sin\theta$ 単位の計算はd=7, 5, 3, 1の順番に巡回式を順次計算して、Q7, Q5, Q3、Q1を順次求め、最終的にXiと乗算することでサイン関数である $sin\theta$ iを求めることができる。尚、初期値としてのQ7は定数K7を使用する。

#### [0081]

同様にして、コサイン関数についてのテイラー級数式から巡回式への変形を説明すると次のようになる。まず c o s  $\theta$  i のテイラー級数式に前記(2)式を代入することによる変形式は次のようになる。

$$\cos\theta i = 1 - (\theta i^{2} / 2!) + (\theta i^{4} / 4!) - (\theta i^{6} / 6!) + (\theta i^{8} / 8!) - \cdots$$

$$= 1 - \{(2\pi i/N)^{2} / 2!\} + \{(2\pi i/N)^{4} / 4!\} - \{(2\pi i/N)^{6} / 6!\} + \cdots$$

$$= 1 - [2\pi i/\{8 \cdot (N/8)\}]^{2} / 2! + [2\pi i/\{8 \cdot (N/8)\}]^{4} / 4!$$

$$- \{2\pi i/\{8 \cdot (N/8)\}]^{6} / 6! + \cdots$$

$$= 1 - \{i/(N/8)\}^{2} \cdot \{(2\pi)^{2} / 2!\} / 2^{6} + \{i/(N/8)\}^{4} \cdot \{(2\pi)^{4} / 4!\} / 2^{12}$$

$$- \{i/(N/8)\}^{6} \cdot \{(2\pi)^{6} / 6!\} / 2^{18} + \cdots$$

$$= 1 - \{i/(N/8)\}^{2} \cdot [(2\pi)^{2} / (2! \cdot 2^{5})] / 2^{1} + \{i/(N/8)\}^{4} \cdot [(2\pi)^{4} / (4! \cdot 2^{7})] / 2^{5}$$

$$- \{i/(N/8)\}^{6} \cdot [(2\pi)^{6} / (6! \cdot 2^{7})] / 2^{11} + \cdots$$

$$K0 = 1$$

$$K2 = -[(2\pi)^2/(2! \cdot 2^5)]$$

$$K4 = [(2\pi)^4/(4! \cdot 2^7)]$$

$$K6 = -[(2\pi)^6/(6! \cdot 2^7)]$$

として変形すると、次式が与えられる。

$$\cos\theta \ i = K0 + \{i/(N/8)\}^2 \cdot K2/2^1 + \{i/(N/8)\}^4 \cdot K4/2^5 + \{i/(N/8)\}^6 \cdot K6/2^{11} + \cdots$$

$$= K0 + 2^{-1} \cdot \{i/(N/8)\}^2 \cdot [K2 + \{i/(N/8)\}^2 \cdot K4/2^4 + \{i/(N/8)\}^4 \cdot K6/2^{10} + \cdots]$$

$$= K0 + 2^{-1} \cdot \{i/(N/8)\}^2 \cdot [K2 + 2^{-4} \cdot \{i/(N/8)\}^2 \cdot [K4 + \{i/(N/8)\}^2 \cdot K6/2^6 + \cdots]]$$

$$= K0 + 2^{-1} \cdot \{i/(N/8)\}^2 \cdot [K2 + 2^{-4} \cdot \{i/(N/8)\}^2 \cdot [K4 + 2^{-6} \cdot \{i/(N/8)\}^2 \cdot [K6 + \cdots]]]$$

ここで変数Xiを

$$Xi = i/(N/8)$$

とし、またシフト数S2, S4, S6を 【0086】

$$S2 = 2^{-1}$$

$$S4 = 2^{-4}$$

$$S6 = 2^{-6}$$

とし、更に既知数Q6, Q4, Q2, Q0を 【0087】 【数23】

$$Q6 = K6 + \cdots$$

$$Q4 = K4 + S6 \cdot Xi^2 \cdot [Q6]$$

$$Q2 = K2 + S4 \cdot Xi^2 \cdot [Q4]$$

$$Q0 = K0 + S2 \cdot Xi^2 \cdot [Q2]$$

とすると次式に変形することができる。

$$\cos \theta i = K0 + S2 \cdot Xi^{2} \cdot [K2 + S4 \cdot Xi^{2} \cdot [K4 + S6 \cdot Xi^{2} \cdot [K6 + \cdots]]]$$

$$= K0 + S2 \cdot Xi^{2} \cdot [K2 + S4 \cdot Xi^{2} \cdot [K4 + S6 \cdot Xi^{2} \cdot [Q6]]]$$

$$= K0 + S2 \cdot Xi^{2} \cdot [K2 + S4 \cdot Xi^{2} \cdot [Q4]]$$

$$= K0 + S2 \cdot Xi^{2} \cdot [Q2]$$

$$= Q0$$

このテイラー級数式の変形式におけるコサイン関数の巡回部分は d=0, 2, 4, 6 · 出証特 2 0 0 4 - 3 0 0 8 3 8 9

・・の値をとり、各項に共通な巡回式は前記(1)式と同じ

[0089]

【数25】

## $Qd = Kd + S(d+2) \cdot Xi^{2} \cdot [Q(d+2)]$

となる。

[0090]

図5は、図2の巡回式実行部15におけるサイン関数演算処理のフローチャートであり、次の処理手順となる。

ステップS1:角度を示すアドレスiを入力する。

ステップS2:アドレス i により 0° ~ 45° の算出であることから変数 X i を X i = i / (N/8) として最大値が 1 となるように正規化する。

ステップS3:変数Xiの二乗を算出する。

ステップS4:テイラー級数式の打ち切りを示す項数となるd=7を設定し、図3の定数テーブル16から定数K(7)を求め、これを既知数Q(7)に代入する。

ステップS5:dをd=d-2とする。

ステップS6:dが1以上か否かチェックする。1以上であればステップS7に進み、1 未満であればステップS8に進む。

ステップS7:巡回式をd=5, 3, 1の順番にステップS5~S7のルートを通じて既知数Q5, Q3, Q1を順次演算する。

ステップS8:dが1未満となって巡回式の演算の終了した場合であり、そこで既知数Q(1)に変数Xiを乗ずることでSin $\theta$ iを算出する。

ステップS9:算出した $Sin\theta$ iの値を出力する。

#### [0091]

図6は、図2の本発明のコサイン関数演算処理のフローチャートである。このコサイン 関数の演算処理は次のようになる。

ステップS1:角度を示すアドレスiを入力する。

ステップS2:アドレスiを(N/8)で除算して最大値を1に正規化した変数Xiを求める。

ステップS3:変数Xiの二乗を求める。

ステップS4: d=6を設定し、Q(6)に図3のコサイン側のt=6から取り出した定数K(d)を代入する。

ステップS5: d = d - 2を計算する。

ステップS6:dが0以上か否かチェックする。0以上であればステップS7に進み、マイナスであればステップS8に進む。

ステップS7: d = 4, 2, 0につきステップS5~S7のルート処理により巡回式を順次計算し、Q(4), Q(2)及びQ(0)を順次求める。

ステップS8:dがマイナスとなって巡回式の演算が終了した場合であり、この場合にはステップS5~S7で最後に求めたQ(0)を $cos\theta$ iとする。

ステップS9:演算処理により求めた $cos\theta$ iの値を出力する。

#### [0092]

図7は、ハードウェアにより実現される本発明の関数演算回路のブロック図であり、図2の実施形態に示したコンピュータによるプログラム制御で実現される本発明の関数演算をハードウェアで実現している。

#### [0093]

図7において、本発明の関数演算装置は角度検出部10と任意の装置18で構成され、 装置18には本発明による関数演算回路19が設けられている。関数演算回路19は演算 制御部20、定数テーブル22、変換調整部24及び巡回式演算部25で構成される。

#### [0094]

#### [0095]

変換調整部24は角度検出部10から入力したアドレスiを変数Xiに変換すると共に変数Xiの変換範囲内で最大値が1となるようにシフト数を調整して出力する。

#### [0096]

巡回式演算部 25 は既知数 d と変数 X i の 2 乗を乗算し、その結果をシフト数 S d だけシフトした後に定数 K d を加算したものを新たな既知数 Q d とするサイン関数もしくはコサイン関数を計算するテイラー級数式の変形により得られた巡回式を演算する。

#### [0097]

演算制御部 20 は変換調整部 24 から変数 X i が出力された際に予め定められたテイラー級数式の項数分、巡回式演算部 25 を高次の項から低次の項に向けて定数テーブル 22 の定数 K d E とシフト数 E d の選択に基づき順次巡回演算を実行させ、アドレス i のサイン 関数 E i n E i 及びコサイン関数 E c o E i を算出させる。

#### [0098]

図8は、図7で用いるサイン関数演算回路の回路ブロック図である。図8において、サイン関数演算回路25-1は、変換シフト回路26、乗算器27,30,40、加算器34、選択回路35,36,38で構成され、乗算器30、シフト回路32及び加算器34によって、巡回式の演算を繰り返す巡回処理部28を構成している。このサイン関数演算回路25-1に対しては演算制御部20-1が設けられている。

#### [0099]

変換シフト回路 2 6 は、入力したアドレス i を (N/8) 分だけビットシフトさせることで、Xi=i/(N/8) の変数に変換する。乗算器 2 7 は、変数  $Xi^2$  を求める。巡回処理部 2 8 は、前記(1)式の巡回式における  $Xi^2$  と、Q(d+2) の乗算を行う。シフト回路 3 2 は(1)式におけるシフト数 S(d+2) のシフトを行う。

#### [0100]

加算器 3 4 はシフト回路 3 2 の結果を定数 K d に加える加算を行う。加算器 3 4 の出力は選択回路 3 5 に帰還されている。選択回路 3 5 は乗算器 3 0 における最初の乗算で定数 K 7 を選択し、次の乗算で加算器 3 4 から出力された既知数 Q 5 を選択し、3 番目の演算で加算器 3 4 から出力された既知数 Q 3 を選択する。

#### $[0\ 1\ 0\ 1]$

また選択回路 3 6 は、最初のシフトでシフト数 S  $7 = 2^{-6}$  を選択し、2番目のシフト動作で S  $5 = 2^{-5}$  を選択し、3番目のシフト動作で S  $3 = 2^{-3}$  を選択する。更に選択回路 3 8 は、最初の加算で定数 K 5 を選択し、2番目の加算で定数 K 3 を選択し、3番目の加算で定数 K 1 を選択する。

#### [0102]

乗算器 40 は、巡回処理部 28 で d=5, 3, 1 となる 3 回の巡回処理が終了した後に出力される既知数 Q1 と、変換シフト回路 26 より出力されている変数 Xi を乗算し、この乗算結果を 8i n  $\thetai$  として出力する。

#### [0103]

このような本発明のサイン関数演算回路 2 5 - 1 にあっては、巡回処理部 2 8 を繰り返し使うことにより乗算 5 回と加算 3 回の演算処理で済む。これに対し、図 2 1 に示した従来例の場合には乗算 8 回と加算 3 回が必要であり、本発明による巡回式を用いたサイン関数演算回路 2 5 - 1 の方が少ない演算処理で結果を出すことができる。

#### [0104]

また乗算回路や加算回路に比べ、選択回路やシフト回路はハードウェアとしての回路規模が小さいため、従来のハードウェアに比べ本発明によるサイン関数演算回路 2 5 - 1 の方がハードウェア規模を小さく簡単に構成することができる。

#### $[0\ 1\ 0\ 5]$

図 9 は、図 7 におけるコサイン関数演算回路 25-2 の回路ブロック図である。このコサイン関数演算回路 25-2 は、変換シフト回路 45、乗算器 46, 50、シフト回路 52、加算器 54 及び選択回路 55, 56, 58 で構成される。

#### [0106]

このうち、乗算器 50、シフト回路 52 及び加算器 54 によって巡回処理部 48 が構成されている。また、コサイン関数演算回路 25-2 の演算処理を制御する演算制御部 20-2 が設けられる。

#### [0107]

コサイン関数演算回路 25-2 は、アドレス i が入力すると、変換シフト回路 45 による (N/8) のシフト処理により変数 X i = i / (N/8) に変換した後、乗算器 46 で変数 X i  $^2$  を求める。乗算器 46 の出力は巡回処理部 48 の乗算器 50 に入力され、選択回路 55 からの既知数 Q (d+2) との乗算が行われる。

#### [0108]

乗算器 500 の出力は、シフト回路 520 で選択回路 560 からのシフト数 S(d+2) に基づいてシフトされる。シフト回路 520 の出力は、加算器 540 で選択回路 580 から選択された定数 E0 は と加算される。加算器 E1 の出力は選択回路 E3 の他方に入力され、且つ最終的な演算出力となる。

#### $[0\ 1\ 0\ 9\ ]$

演算制御部 20-2 は、巡回処理部 48 において前記(1)式の巡回演算に続いて d=6, 4, 2, 0 となるように巡回演算を行う。即ち、乗算器 50 の 1 回目の乗算にあっては、選択回路 55 が d=6 に対応した定数 K6 を選択して乗算し、続いてシフト回路 52 に対し選択回路 56 がシフト数  $6=2^{-6}$  を選択してシフトを行い、加算器 54 に対しては選択回路 58 が定数 56 を選択して既知数 56 の加算出力を行う。

#### $[0\ 1\ 1\ 0\ ]$

この加算出力 Q 4 は選択回路 5 5 に帰還入力され、2回目の乗算器 5 0 の乗算で選択され、 $Xi^2$  と乗算される。続いてシフト回路 5 2 に対し選択回路 5 6 が  $S4=2^{-4}$  を設定してシフト処理を行い、加算器 5 4 で、選択回路 5 8 で選択された定数 K 2 との加算により既知数 Q 2 が求められる。

#### $[0\ 1\ 1\ 1]$

#### $[0\ 1\ 1\ 2]$

図10は、保護ビットを加えた演算結果を丸めて演算精度を保つ図2の関数演算処理部 12による本発明のサイン関数演算処理の他の実施形態のフローチャートである。

#### $[0\ 1\ 1\ 3]$

この図10のサイン関数演算処理にあっては、既知数Qd、変数Xi²、シフト後の中間値、定数Kdは、最終的なビット数に保護ビット数(ガードビット)を加えたビット数として巡回計算をした後、最終値の保護ビット部分を丸めて、必要な最終ビット数を確保できるようにしている。

#### $[0\ 1\ 1\ 4\ ]$

このような保護ビット数を加えて巡回計算した後に最終値の保護ビット部分を丸める演算処理により、固定小数点演算として毎回同じビット精度で計算することができ、図10

のソフトウェア処理にあっては固定小数点演算であることから処理負荷が低減でき、また ハードウェアで実現した場合の回路構成を簡単にすることができる。

#### $\{0\ 1\ 1\ 5\}$

ここで、符号をs、ビットデータをb、保護ビットデータをgとし、必要な最終の小数点以下のビット数を8ビット、保護ビットを2ビットとすると、図10のサイン関数演算処理における各データは次のように表現できる。

【0116】 【数26】

既知数 Qd = sb. bbbb bbbb gg

変数 Xi = b. bbbb bbbb gg

変数 Xi の 2 乗 = b. bbbb bbbb gg

定数 Kd = sb. bbbb bbbb gg

#### [0117]

ここで、図3の定数テーブル16において、コサイン関数を0°~90°に範囲で計算するときシフトS2をS2=-1としている。このシフト数S2=-1は、1ビット左にシフトすることを意味し、0°~45°まで計算するときと同じ精度を確保するためには、0~45°の範囲で計算するときに比べ保護ビット(ガードビット)を1ビット多くして計算する必要がある。そこで図10のサイン関数演算処理の処理手順を説明すると次のようになる。

ステップS1:アドレスiを入力する。

ステップS2:変数Xiをアドレスiのシフト処理により求める。このとき変数Xiには保護ビットが2ビット付加される。

ステップS3:変数 Xiを2乗し、結果を四捨五入により丸める。

ステップS4: d=7を設定し、既知数Q(d)を図3の定数テーブル16から読み出した定数K(7)とする。

ステップS5:d=d-2を求める。 d は巡回処理により、 5 、 3 、 1 、 0 と変化する。 1 ステップS6:d が 1 以上か否かチェックする。 1 以上であればステップS7 に進み、 1 未満であればステップS8 に進む。

ステップS 7:変数X  $i^2$  に既知数Q (b+2) を乗算し、その結果を四捨五入により丸めて中間値Wとする。中間値Wをシフト数S (d+2) によりシフト処理する。中間値W に定数K (d) を加算した値を四捨五入により丸め、新たな既知数Q (d) とする。この演算は、d=5, 3, 1 につき 3 回繰り返される。

ステップS8:dが1未満となって巡回計算が終了した場合であり、Q(1)に変数X i を乗算してS i n  $\theta$  i を求め、その結果を四捨五入によりまるめて最終ビット数の値を求める。

ステップ9:演算結果として $sin\theta$ iを出力する。

#### [0118]

図11は、保護ビットを加えた演算結果を丸めて演算精度を保つ本発明によるコサイン 関数演算処理のフローチャートであり、次の処理手順となる。

ステップS1:アドレスiを入力する。

ステップS2:アドレスiを(N/8)シフトさせて変数Xiを求める。このとき変数Xiに保護ビットとして2ビットを付加する。

ステップS3:変数 $Xi^2$  を求め、四捨五入により丸める。

ステップS4: d = 6 とし、図3の定数テーブル16から求めた定数K(6)を既知数Q(6)とする。

ステップS5:d=d-2を求める。この場合、dはd=4,2,0と変化する。

ステップS6:dが0以上か否かチェックする。0以上であればステップS7に進み、マイナスであればステップS8に進む。

ステップS8:dがマイナスとなって巡回演算が終了した場合であり、ステップS7で求めたQ(0)を四捨五入により丸めて最終ビット数のc0s $\theta$ iとする。

ステップS9:  $cos\theta$ i を演算結果として出力する。

#### [0119]

なお図10,図11の処理における丸めとしては四捨五入を例にとっているが、下位ビットの切り捨てでもよい。四捨五入は、演算過程で求めている最下位ビット位置より1ビット下の位置に1を加えて計算した後に切り捨てることで四捨五入ができる。切り捨ては、必要な小数点以下のビット数を残し、それ以下を切り捨てればよい。

#### [0120]

図12は、図7に示したハードウェア構成による本発明の関数演算回路19の他の実施 形態であり、パイプライン演算を行うサイン関数演算回路の実施形態である。また、この パイプライン型のサイン関数演算回路にあっては、図10のサイン関数演算処理の場合と 同様、保護ビットを加えた演算結果を丸めて演算精度を保つようにしている。

#### [0121]

図13において、サイン関数パイプライン演算回路25-3は、変換シフト回路64、乗算器65、第1演算部66、第2演算部74、第3演算部80、乗算器86及び丸め回路88で構成される。第1演算部66、第2演算部74及び第3演算部80は、パイプライン接続されている。

#### $[0\ 1\ 2\ 2\ ]$

第1演算部66は乗算器68、シフト回路70、加算器72を備え、第2演算部74は 乗算器75、シフト回路76、加算器78を備え、更に第3演算部80は乗算器82、シフト回路84及び加算器85を備え、この3つの演算部66,74,80は、それぞれ同じ回路構成を備えている。

#### [0123]

ここで乗算器65,68,75,82,86及び加算器72,78,85は、丸め(Round)の機能を備えており、演算結果について切り捨てまたは四捨五入を行う。切り捨ては有効ビット以下の下位のビットを切り捨てる。四捨五入する場合は、有効ビットの最下位ビット位置より1ビット下の位置に1を加えて計算した後に切り捨てることで四捨五入できる。

#### [0124]

この場合、例えば有効ビットである小数点以下 8 ビットに対し適切な保護ビット(ガードビット)を付加して計算することで、例えば既知数 Q d、変数 X i 、 X i 2 及び定数 K d のそれぞれについて、 2 ビットのガードビットを付加して計算することで、丸めについて切り捨て処理であっても実用的な演算精度で計算することができる。

#### [0125]

またシフト回路70,76,84としては、実際のハードウェアにあっては特に回路を

設ける必要はなく、乗算器 6 8 , 7 5 , 8 2 の出力信号を加算器 7 2 , 7 8 , 8 5 のそれ ぞれに入力信号として供給するときに、ビット位置を変更するだけの機能を設ければよい

#### [0126]

このようなサイン関数パイプライン演算回路25-3にあっては、角度を表わすアドレスiをパイプライン制御部20-3による演算サイクルに同期して順次入力すると、例えば9サイクル目で最初のサイン関数の演算結果が出力され、それ以降は各サイクルごとに連続してサイン関数の演算結果が出力されるパイプライン演算が実現できる。

#### [0127]

図13は、パイプライン演算を行う本発明によるコサイン関数演算回路の実施形態である。このコサイン関数パイプライン演算回路25-4にあっては、変換シフト回路95、乗算器96、第1演算部98、第2演算部105、第3演算部112で構成され、第1演算部98、第2演算部105及び第3演算部112はパイプライン接続されている。

#### [0128]

また、第1演算部98は乗算器100、シフト回路102、加算器104で構成され、第2演算部105は乗算器106、シフト回路108、加算器110で構成され更に第3演算部112は乗算器114、シフト回路115及び加算器116で構成され、3つの演算部は同じ回路構成を持ってパイプライン接続されている。

#### [0129]

また乗算器 9 6, 1 0 0, 1 0 6, 1 1 4 及び加算器 1 0 4, 1 1 0, 1 1 6 は、丸めにより必要なビット数に切り捨てや四捨五入を行う機能を備えている。

#### $[0\ 1\ 3\ 0]$

このコサイン関数パイプライン演算回路 2 5 - 4 にあっても、パイプライン制御部 2 0 - 4 によるパイプラインの演算制御により各演算サイクルごとに角度情報としてのアドレス i を順次入力すると、8 サイクル目で最初のコサイン関数の演算結果が出力でき、それ以降は各演算サイクルごとに順次演算結果が出力されることになる。

#### $[0\ 1\ 3\ 1]$

図14は、図12及び図13に示したパイプライン型のサイン関数及びコサイン関数の 演算回路を、基数を2とした高速フーリエ変換回路に適用した場合のブロック図である。

#### [0132]

図14において、基数2の高速フーリエ変換回路は、並べ替え回路120、バタフライ演算部122、並べ替え回路130、バタフライ演算部132、並べ替え回路134、バタフライ演算部136、並べ替え回路138及びバタフライ演算部140の4段構成を持っている。

#### $[0\ 1\ 3\ 3]$

この実施形態にあっては、例えば16点のサンプリングデータを入力して高速フーリエ変換を行う。ここで並べ替え回路120に対する時系列入力信号X0(k)は、バタフライ演算部122で番号kが8離れた<math>X0(k+8)のデータ同士でバタフライ演算される

#### [0134]

次の2段目のバタフライ演算部132にあっては、入力データX1(k)の番号 k が4離れたデータX1(k+4)同士でバタフライ演算が行われる。次に3段目のバタフライ演算部136にあっては、入力データX2(k)が2離れたデータX2(k+2)同士でバタフライ演算が行われる。

#### $[0\ 1\ 3\ 5]$

最終的に4段目のバタフライ演算部140にあっては、入力データX3(k)が1離れたデータX3(k+1)同士でバタフライ演算が行われ、フーリエ変換出力X4(k)とX4(k+1)が出力される。

#### $[0\ 1\ 3\ 6]$

図15は、図14における高速フーリエ変換回路における1段目から4段目の並べ替え

回路120、130、134、138と、バタフライ演算部122、132、136、1 40のそれぞれの組合せ部分における入出力データを示している。

#### [0137]

図15において、まず1段目の並べ替え回路120に対しては、2つの入力に16点の サンプリングデータのうち、番号が偶数となるX0(0), X0(2), …, X0(14 ) と、番号が奇数となる入力データ X 0 (1), X 0 (3), …, X 0 (15) がそれぞ れ入力され、K=8離れた同士のバタフライ演算が行われ、バタフライ演算部122の右 側に示す演算データが得られる。

#### [0138]

この演算データは2行目の並べ替え回路130に2組のデータ単位で順次入力され、バ タフライ演算部132により、その右側に示す演算データが得られる。続いて2行目の出 カデータは3行目の3段目の並べ替え回路134に入力され、バタフライ演算部136の 右側の演算結果が得られ、これが4行目の4段入力として並べ替え回路138に入力され た後、バタフライ演算部140による演算で右側に示す高速フーリエ変換出力の結果が得 られる。

#### [0139]

再び図14を参照するに、例えば1段目のバタフライ演算部122に示すように、乗算 器124にあってはバッファ145を介して得られたひねり係数W゜を入力データに乗算 するひねり係数乗算を行っている。

#### $[0\ 1\ 4\ 0\ ]$

このひねり係数は、1段目から4段目に向けて順番に1,2,4,8のように、2nで その種類が増加する。また各段におけるそれぞれのひねり係数は、1段目については8回 使用され、2段目については4回使用され、3段目については2回使用され、4段目につ いては1回ずつ使用され、乗算される。

#### $[0\ 1\ 4\ 1]$

このひねり係数と各データとの乗算を図15の各段について示すと次のようになる。

- $X \ 0 \ (8) \ \cdot W^{0}, \ X \ 0 \ (9) \ \cdot W^{0}, \ X \ 0 \ (10) \ \cdot W^{0},$
- $X 1 (4) \cdot W^{0}, X 1 (5) \cdot W^{0}, X 1 (6) \cdot W^{0}, X 1 (7) \cdot W^{0},$ (2段目)
  - $X 1 (12) \cdot W^4$ ,  $X 1 (13) \cdot W^4$ ,  $X 1 (14) \cdot W^4$ ,
  - $X 1 (1 5) \cdot W^4$
- $X 2 (2) \cdot W^{0}, X 2 (3) \cdot W^{0},$ (3段目)
  - $X \ 2 \ (6) \ \cdot W^4, \ X \ 2 \ (7) \ \cdot W^4,$
  - $X 2 (1 0) \cdot W^2, X 2 (1 1) \cdot W^2,$
  - $X 2 (1 4) \cdot W^{6}, X 2 (1 5) \cdot W^{6}$
- $X \ 3 \ (1) \ \cdot W^{0}$ . (4段目)
  - $X \ 3 \ (3) \ \cdot W^4$
  - $X \ 3 \ (5) \cdot W^2$ .
  - $X \ 3 \ (7) \ \cdot W^6$
  - $X \ 3 \ (9) \cdot W^{1}$
  - $X \ 3 \ (1 \ 1) \ \cdot W^5$
  - $X \ 3 \ (1 \ 3) \ \cdot W^3$
  - $X \ 3 \ (1 \ 5) \ \cdot W^7$

#### [0142]

このようなバタフライ演算部122,132,136,140で使用されるひねり係数  $W^0 \sim W^7$  は、関数演算部 144-1, 144-2 のそれぞれにおいて、アドレス計算部 142-1,142-2から与えられたアドレスiに基づいてリアルタイムで演算される

#### [0143]

ひねり係数演算部 144-1, 144-2のそれぞれには、図 12に示したサイン関数パイプライン演算回路 25-3と、図 13に示した同じくコサイン関数演算回路 25-4が設けられており、4段のバタフライ演算部 122, 132, 136, 140の演算サイクルに同期して、必要とするひねり係数をリアルタイムで演算し、必要とする種類のひねり係数をバッファ 145, 146, 148, 1500のそれぞれに格納し、また4段目については専用のひねり係数演算部 144-2により8種類のひねり係数W<sup>0</sup>, W<sup>4</sup>, …W<sup>7</sup>が順次演算されている。

#### [0144]

ここでひねり係数は、W<sup>P</sup>上で表わすと次式の複素数の乗算で表わされる。

#### [0145]

【数27】

$$W^{p} = e^{-j2\pi p/N} = \cos(2\pi p/N) - j \cdot \sin(2\pi p/N)$$

この複素数の乗算にあっては、アドレスpを入力としてコサイン関数及びサイン関数の 演算が必要であり、これが本発明のパイプライン型のコサイン関数演算回路及びサイン関 数演算回路で実現される。

#### [0146]

ひねり係数演算部 144-1 は、高速フーリエ変換における各バタフライ演算の段数の演算タイミングまでに必要とするひねり係数を演算し、バッファ 145, 146, 148, 150 に格納する。即ちひねり係数演算部 144-1 は、時刻 t の経過に伴ってひねり係数列 300 として $W^0$ ,  $W^0$ ,  $W^4$ ,  $W^0$ ,  $W^2$ ,  $W^4$ ,  $W^6$  を演算し、黒枠で示すひねり係数をバッファレジスタ 145, 146, 148 に、 1 段目は 1 種類、 2 段目は 2 種類、 4 段目は 4 種類というように格納する。

#### [0147]

またひねり係数演算部144-2は4段目のバタフライ演算部140専用に設けられており、時刻 t の経過に伴ってひねり係数列302として $W^0$  ,  $W^4$  ,  $W^2$  ,  $W^6$  ,  $W^1$  ,  $W^5$  ,  $W^3$  ,  $W^7$  を順次演算して、バッファ150に格納する。そして図1501段から4段目に示した2つの入力データの組に対し、下側の入力データにつき対応するひねり係数を乗算するバタフライ乗算が行われることになる。

#### [0148]

図16は、図14の高速フーリエ変換回路を並列構成としたブロック図である。この高 速フーリエ変換回路は、図14と同じ基数が2でサンプル点を16点としている。

#### [0149]

図16において、並列構成とした高速フーリエ変換回路は、1段目バタフライ演算部152、2段目バタフライ演算部154、3段目バタフライ演算部156及び4段目バタフライ演算部158で構成される。

#### [0150]

1段目バタフライ演算部152は、8つの乗算器を備えたひねり係数乗算部160、16個の加算器群162で構成される。2段目バタフライ演算部154は、4つずつ2組に分かれた乗算器を用いたひねり係数乗算部164と16個の加算器を備えた加算器群166で構成される。

#### [0151]

3段目バタフライ演算部156は、2つずつの乗算器を4組備えたひねり係数乗算部168と16個の加算器を備えた加算器群170で構成される。更に4段目バタフライ演算部158は、8個の乗算器を備えたひねり係数乗算部172と16個の加算器を備えた加算器群174で構成される。

#### [0152]

このような並列構成の高速フーリエ変換回路にあっては、入力段から出力段への演算段数は8段であり、8クロックサイクルで演算処理を終了することができる。

#### [0153]

図16の並列構成の高速フーリエ変換回路に対応して、各段のひねり係数乗算部160,164,168,172のそれぞれに対し、必要とするひねり係数をリアルタイムで供給するため、図17のひねり係数演算回路が設けられる。

#### $[0\ 1\ 5\ 4]$

図17のひねり係数演算回路は、基本的には図14の高速フーリエ変換回路と同じである。まず図16における1段目バタフライ演算部152、2段目バタフライ演算部154、3段目バタフライ演算部156に対応してアドレス計算部142-1と、ひねり係数演算部144-1が設けられる。また1段目バタフライ演算部152、2段目バタフライ演算部154、3段目演算部156に対応して、それぞれバッファレジスタ176,178,180が設けられる。

#### [0155]

4段目バタフライ演算部 158に対しては、独立したアドレス計算部 142-2とひねり係数演算部 144-2が設けられ、同様にバッファ 182を設けている。ひねり係数演算部 144-1は、アドレス計算部 142-1からの t=0, 4, 2, 6に基づき出力系列 184に示す時刻 t0, t1, t2, t3のタイミングでひねり係数 $W^0$ ,  $W^4$ ,  $W^2$ ,  $W^6$ を出力し、バッファ 176に $W^0$ を格納し、バッファ 178に $W^0$ ,  $W^4$ を格納し、さらにバッファ 180にひねり係数 $W^0$ ,  $W^4$ ,  $W^2$ ,  $W^6$ を格納する。

#### [0156]

一方、ひねり係数演算部 142-2 は、アドレス計算部 144-2 からのアドレス t=0, 4, 2, 6, 1, 5, 3, 7 に基づいて出力系列 186 のように時刻  $t0\sim t7$  のタイミングでひねり係数 $W^0$ ,  $W^4$ ,  $W^2$ ,  $W^6$ ,  $W^1$ ,  $W^5$ ,  $W^3$ ,  $W^7$  を順次演算し、バッファ 182 に格納する。

#### [0157]

図16の並列構成の高速フーリエ変換回路にあっては時刻 t 1のタイミングで1段目バタフライ演算部152のひねり係数乗算部160に設けた8つの乗算器がバッファレジスタ176のひねり係数W0を使用してひねり係数乗算を行なう。

#### [0158]

また2段目バタフライ演算部154のひねり係数乗算部164は時刻t3のタイミングでバッファレジスタ178に格納されているひねり係数W0, W4を用いたひねり係数乗算を行なう。

#### [0159]

また3段目バタフライ演算部156のひねり係数乗算部68にあっては時刻 t5のタイミングですでにバッファレジスタ180に格納されているひねり係数W0, W4, W2, W6を使用したひねり係数乗算を行なう。そして4段目バタフライ演算部158にあっては時刻 t7のタイミングでバッファレジスタ182に格納されているひねり係数W $^0$ , W $^4$ ・・・W $^7$ の8種類のひねり係数を使用したひねり係数乗算を行なうようになる。

#### $[0\ 1\ 6\ 0\ ]$

このように図16の並列構成の高速フーリエ変換回路に図17のひねり係数演算回路を組み合わせることで、変数 $X0(0)\sim X0(15)$ の16点のサンプルデータを入力から演算8サイクルで4段にわたるバタフライ演算を並列実行して高速フーリエ変換出力を得ることができる。

#### [0 1 6 1]

尚、図8,図9のサイン関数、コサイン関数の演算回路にあっては巡回処理部をひとつ 設け、これを繰り返し使用することで関数演算を行なっているが、これを図12,図13 に示したようにパイプライン型に変えることもできる。

#### [0162]

また図12,図13に示したパイプライン型のサイン及びコサイン演算回路を図8,図9のような巡回処理部をひとつ設けてこれを繰り返し使用する関数演算回路に変更することもできる。

#### [0163]

また上記の実施形態にあってはテイラー級数式を巡回式に変形して処理する演算処理としてサイン関数とコサイン関数を例にとるものであったが、他の三角関数であるタンジェント関数、コセカント関数、セカント関数、コタンジェント関数や、三角関数以外のテイラー級数式が適用される一般的な超越関数に含まれる対数関数や指数関数についても適用できる。

#### [0164]

このように三角関数以外の一般的な超越関数についてのテイラー級数式を本発明における巡回型に変形する際には、変数 $X^2$ ではなく、変数を単にXとし、テイラー級数式を既知数Qと変数Xを乗算し、その結果をシフト数Sだけシフトしたのちに変数Kを加算したものを新たに既知数Qとする巡回式に変形すればよい。

#### [0165]

また本発明にあっては変数 X i を最大値が 1 となるようにし、定数 K d は 1 以下となるようにすることでハードウェア回路が容易に実現できるように説明したが、演算処理回路の構成や固定小数点演算における小数点位置を移動して考えれば、この値に限定されない

#### [0166]

また浮動小数点演算回路を使用するハードウェアに場合や、浮動小数点演算を使える CPUやDSPによるソフトウェア処理の場合には、テイラー級数式を巡回式に変形するだけで演算回数を削減して処理負担を低減し高速処理を実現することができる。

#### [0167]

さらに上記の実施形態にあってはサイン関数及びコサイン関数の演算結果を高速フーリエ変換に適用する場合を例にとるものであったが、本発明はこれに限定されず、サイン関数およびコサイン関数の演算結果を利用する適宜の装置にそのまま適用することができる

#### [0168]

ここで、本発明の特徴を列挙すると次の付記ようになる。

#### (付記)

(付記1)

サイン関数を計算するテイラー級数式を、既知数Qと、変数Xの2乗を乗算し、その結果をシフト数Sだけシフトしたのち、定数Kを加算したものを新たな既知数Qとする各項に共通な単一の巡回式に変形して設定する巡回式設定ステップと、

前記変数 X は、変数 X の変化範囲内で、変数 X の最大値が 1 となるように、前記定数 K は 1 以下となるように、前記シフト数 S を調整して準備する調整ステップと、

角度情報iを入力して前記変数Xに変換し、前記テイラー級数式の項の数分、前記巡回式を高次の項から低次の項に向けて順次実行して前記角度情報iのサイン関数を導出する巡回式実行ステップと、

を備えたことを特徴とする関数演算方法。(1)

#### [0169]

(付記2)

付記1記載の関数演算方法に於いて、前記巡回式実行ステップは、前記巡回式の既知数Q、変数X、シフト後の中間値、定数Kは、最終的なビット数に保護ビット数を加えたビット数として演算処理を実行することを特徴とする関数演算方法。(2)

#### [0170]

(付記3)

コサイン関数を計算するテイラー級数式を、既知数Qと、変数Xの2乗を乗算し、その結果をシフト数Sだけシフトしたのち、定数Kを加算したものを新たな既知数Qとする各項に共通な単一の巡回式に変形して設定する巡回式設定ステップと、

前記変数 X は、変数 X の変化範囲内で、変数 X の最大値が 1 となるように、前記定数 K は 1 以下となるように、前記シフト数 S を調整して準備する調整ステップと、

角度情報iを入力して前記変数Xに変換し、前記テイラー級数式の項の数分、前記巡回式を高次の項から低次の項に向けて順次実行して前記角度情報iのコサイン関数を導出する巡回式実行ステップと、

を備えたことを特徴とする関数演算方法。(3)

#### [0171]

(付記4)

付記3記載の関数演算方法に於いて、前記巡回式実行ステップは、前記巡回式の既知数Q、変数X、シフト後の中間値、定数Kは、最終的なビット数に保護ビット数を加えたビット数として演算処理を実行することを特徴とする関数演算方法。

#### [0172]

(付記5)

既知数Qと変数Xの2乗を乗算し、その結果をシフト数Sだけシフトした後に定数Kを加算したものを新たな既知数Qとするサイン関数を計算するテイラー級数式の変形により得られた巡回式を演算する巡回式演算部と、

入力した角度情報iを前記変数Xに変換すると共に、変数Xの変化範囲内で変数Xの最大値が1となるように前記シフト数Sを調整して出力する変換調整部と、

サイン関数を計算するテイラー級数式の各項に対応した定数Kと、前記各定数Kを1以下となるように調整したシフト数Sを予め求めて保持した定数テーブルと、

前記変換調整部から前記変数Xが出力された際に、予め定めたテイラー級数式の項数分、前記巡回式演算部を高次の項から低次の項に向けて前記定数テーブルの定数Kとシフト数Sの選択に基づき順次循環演算を実行させて前記角度情報iのサイン関数を導出する演算制御部と、

を備えたことを特徴とする関数演算回路。(4)

#### [0173]

(付記6)

付記5記載の関数演算回路に於いて、前記巡回式演算部は、前記巡回式の既知数Q、変数X、シフト後の中間値、定数Kは、最終的なビット数に保護ビット数を加えたビット数として演算処理を実行することを特徴とする関数演算回路。

#### $[0\ 1\ 7\ 4]$

(付記7) (コサイン関数演算回路)

既知数Qと変数Xの2乗を乗算し、その結果をシフト数Sだけシフトした後に定数Kを加算したものを新たな既知数Qとするコサイン関数を計算するテイラー級数式の変形により得られた巡回式を演算する巡回式演算部と、

入力した角度情報iを前記変数Xに変換すると共に、変数Xの変化範囲内で変数Xの最大値が1となるように前記シフト数Sを調整して出力する変換調整部と、

サイン関数を計算するテイラー級数式の各項に対応した定数 K と、前記各定数 K を 1 以下 となるように調整したシフト数 S を予め求めて保持した定数テーブルと、

前記変換調整部から前記変数 X が出力された際に、予め定めたテイラー級数式の項数分、前記巡回式演算部を高次の項から低次の項に向けて前記テーブルの定数 K とシフト数 S の選択に基づき順次循環演算を実行させて前記角度情報·i のコサイン関数を導出する演算制御部と、

を備えたことを特徴とする関数演算回路。

#### [0175]

(付記8)

付記7記載の関数演算回路に於いて、前記巡回式演算部は、前記巡回式の既知数Q、変数X、シフト後の中間値、定数Kは、最終的なビット数に保護ビット数を加えたビット数として演算処理を実行することを特徴とする関数演算回路。

#### [0176]

(付記9)

既知数Qと変数Xの2乗を乗算し、その結果をシフト数Sだけシフトした後に定数Kを

加算したものを新たな既知数Qとするサイン関数を計算するテイラー級数式の変形により得られた巡回式を演算する巡回式演算部を各項ごとに設けてパイプライン接続したパイプライン演算部と、

入力した角度情報iを前記変数Xに変換すると共に、変数Xの変化範囲内で変数Xの最大値が1となるように前記シフト数Sを調整して前記パイプライン演算部に出力する変換調整部と、

サイン関数を計算するテイラー級数式の各項に対応した定数Kと、前記各定数Kを1以下となるように調整したシフト数Sを予め求めて保持した定数テーブルと、

前記変換調整部から前記変数 X が出力される毎に、前記パイプライン演算部の各巡回式演算部にテイラー級数式の対応する項の定数 K とシフト数 S を前記定数テーブルから選択して並列的に演算させ最終段の巡回式演算部の出力に基づき前記角度情報 i のサイン関数を導出させるパイプライン制御部と、

を備えたことを特徴とする関数演算回路。(5)

#### $[0 \ 1 \ 7 \ 7]$

(付記10)

付記9記載の関数演算回路に於いて、前記パイプライン演算部の各巡回式演算部は、前記巡回式の既知数Q、変数X、シフト後の中間値、定数Kは、最終的なビット数に保護ビット数を加えたビット数として演算処理を実行することを特徴とする関数演算回路。

#### [0178]

(付記11) (コサイン関数パイプライン演算回路)

既知数Qと変数 X の 2 乗を乗算し、その結果をシフト数 S だけシフトした後に定数 K を加算したものを新たな既知数 Q とするコサイン関数を計算するテイラー級数式の変形により得られた巡回式を演算する巡回式演算部を各項ごとに設けてパイプライン接続したパイプライン演算部と、

入力した角度情報 i を前記変数 X に変換すると共に、変数 X の変化範囲内で変数 X の最大値が 1 となるように前記シフト数 S を調整して前記パイプライン演算部に出力する変換調整部と、

コサイン関数を計算するテイラー級数式の各項に対応した定数Kと、前記各定数Kを1以下となるように調整したシフト数Sを予め求めて保持した定数テーブルと、

前記変換調整部から前記変数 X が出力される毎に、前記パイプライン演算部の各巡回式演算部にテイラー級数式の対応する項の定数 K とシフト数 S を前記定数テーブルから選択して並列的に演算させ最終段の巡回式演算部の出力に基づき前記角度情報 i のコサイン関数を導出させるパイプライン制御部と、

を備えたことを特徴とする関数演算回路。

#### [0179]

(付記12)

付記11記載の関数演算回路に於いて、前記パイプライン演算部の各巡回式演算部は、前記巡回式の既知数Q、変数X、シフト後の中間値、定数Kは、最終的なビット数に保護ビット数を加えたビット数として演算処理を実行することを特徴とする関数演算回路。

#### [0180]

(付記13) (サイン及びコサイン関数パイプライン演算回路)

サイン関数演算回路とコサイン関数演算回路を有し、

前記サイン関数演算回路は、

既知数Qと変数Xの2乗を乗算し、その結果をシフト数Sだけシフトした後に定数Kを加算したものを新たな既知数Qとするサイン関数を計算するテイラー級数式の変形により得られた巡回式を演算する巡回式演算部を各項ごとに設けてパイプライン接続したパイプライン演算部と、

入力した角度情報iを前記変数Xに変換すると共に、変数Xの変化範囲内で変数Xの最大値が1となるように前記シフト数Sを調整して前記パイプライン演算部に出力する変換調整部と、

サイン関数を計算するテイラー級数式の各項に対応した定数Kと、前記各定数Kを1以下となるように調整したシフト数Sを予め求めて保持した定数テーブルと、

前記変換調整部から前記変数 X が出力される毎に、前記パイプライン演算部の各巡回式演算部にテイラー級数式の対応する項の定数 K とシフト数 S を前記定数テーブルから選択して並列的に演算させ最終段の巡回式演算部の出力に基づき前記角度情報 i のサイン関数を導出させるパイプライン制御部と、

を備え、

前記コサイン関数演算回路は、

既知数Qと変数Xの2乗を乗算し、その結果をシフト数Sだけシフトした後に定数Kを加算したものを新たな既知数Qとするコサイン関数を計算するテイラー級数式の変形により得られた巡回式を演算する巡回式演算部を各項ごとに設けてパイプライン接続したパイプライン演算部と、

入力した角度情報iを前記変数Xに変換すると共に、変数Xの変化範囲内で変数Xの最大値が1となるように前記シフト数Sを調整して前記パイプライン演算部に出力する変換調整部と、

コサイン関数を計算するテイラー級数式の各項に対応した定数Kと、前記各定数Kを1以下となるように調整したシフト数Sを予め求めて保持した定数テーブルと、

前記変換調整部から前記変数 X が出力される毎に、前記パイプライン演算部の各巡回式演算部にテイラー級数式の対応する項の定数 K とシフト数 S を前記定数テーブルから選択して並列的に演算させ最終段の巡回式演算部の出力に基づき前記角度情報 i のコサイン関数を導出させるパイプライン制御部と、

を備えたことを特徴とする関数演算回路。

#### [0181]

(付記14)

付記13記載の関数演算回路に於いて、前記各パイプライン演算部の各巡回式演算部は、前記巡回式の既知数Q、変数X、シフト後の中間値、定数Kは、最終的なビット数に保護ビット数を加えたビット数として演算処理を実行することを特徴とする関数演算回路。

#### [0182]

(付記15)

付記13記載の関数演算回路に於いて、前記入力情報iのサイン関数およびコサイン関数に基づき、基数2のパイプライン型高速フーリエ変換装置に設けた複数のバタフライ段のひねり係数値を計算させることを特徴とする関数演算回路。

#### [0183]

(付記16)

超越関数を計算するテイラー級数式を、既知数Qと、変数Xを乗算し、その結果をシフト数Sだけシフトしたのち、定数Kを加算したものを新たな既知数Qとする各項に共通な単一の巡回式に変形して設定する巡回式設定ステップと、

前記変数 X は、変数 X の変化範囲内で、変数 X の最大値が 1 となるように、前記定数 K は 1 以下となるように、前記シフト数 S を調整して準備する調整ステップと、

入力情報を前記変数 X に変換し、前記テイラー級数式の項の数分、前記巡回式を高次の項から低次の項に向けて順次実行して前記入力情報の超越関数を導出する巡回式実行ステップと、

を備えたことを特徴とする関数演算方法。

#### 【図面の簡単な説明】

#### [0184]

【図1】本発明の原理説明図

【図2】コンピュータのプログラムにより実現される本発明の関数演算処理の機能構成のブロック図

【図3】図2の関数演算に使用するテーブル内容の説明図

- 【図4】図2の関数演算処理のフローチャート
- 【図5】図2によるサイン関数演算処理のフローチャート
- 【図6】図2によるコサイン関数演算処理のフローチャート
- 【図7】ハードウェアにより実現される本発明の関数演算回路のブロック図
- 【図8】図7に設けるサイン関数演算回路の回路ブロック図
- 【図9】図7に設けるコサイン関数演算回路の回路ブロック図
- 【図10】保護ビットを加えた演算結果を丸めて演算精度を保つ本発明によるサイン 関数演算処理のフローチャート
- 【図11】保護ビットを加えた演算結果を丸めて演算精度を保つ本発明によるコサイン関数演算処理のフローチャート
- 【図12】パイプライン演算を行う本発明のサイン関数演算回路の回路ブロック図
- 【図13】パイプライン演算を行う本発明のコサイン関数演算回路の回路ブロック図
- 【図14】ひねり係数の演算に図12及び図13のパイプライン演算を行う本発明の 関数演算回路を適用した基数を2とした高速フーリエ変換回路のブロック図
- 【図15】図14の4段にわたる並べ替えとバタフライ演算の入出力データの説明図
- 【図16】図14の高速フーリエ変換回路を並列構成としたブロック図
- 【図17】図16の高速フーリエ変換回路で使用するひねり係数演算回路のブロック図
- 【図18】従来の高速フーリエ変換装置を使用したシステムの説明図
- 【図19】ひねり係数をメモリに保持した従来の高速フーリエ変換装置のブロック図
- 【図20】角度情報のアドレスiをサイン関数又はコサイン関数に変換するルックアップテーブルの説明図
- 【図21】テイラー級数式を用いてサイン関数を演算する単純なハードウェアとして の回路図


#### 【符号の説明】

#### [0185]

- 10:角度検出部
- 11:コンピュータ
- 12: 関数演算処理部
- 13:巡回式設定部
- 14:調整部
- 15:巡回式実行部
- 16,22:定数テーブル
- 18:装置
- 19: 関数演算回路
- 20,20-1,20-2:演算制御部
- 20-3,20-4:パイプライン制御部
- 24:変換調整部
- 25:巡回式演算部
- 25-1:サイン関数演算回路
- 25-2:コサイン関数演算回路
- 25-3:サイン関数パイプライン演算回路
- 25-4:コサイン関数パイプライン演算回路
- 26, 45, 64, 95:変換シフト回路
- 27, 30, 40, 46, 50, 65, 68, 75, 82, 86, 96, 100, 106
- , 114, 124, :乗算器
- 28,48:巡回処理部
- 32,52,70,76,84,102,108,115:シフト回路
- 34,54,126,128:加算器
- 35, 36, 38, 55, 56, 58:選択回路


- 66,98:第1演算部
- 74,105:第2演算部
- 80,112:第3演算部
- 88:丸め回路
- 120, 130, 134, 138:並べ替え回路
- 122, 132, 136, 140, 152, 154, 156, 158: バタフライ演算部
- 142-1, 1421-2:アドレス計算部
- 144-1, 144-2:ひねり係数演算部
- 145, 146, 148, 150, 176, 178, 180, 182:バッファ
- 160, 164, 168, 172:ひねり係数乗算部

## 【書類名】図面【図1】



### 【図2】

コンピュータのプログラムにより実現される本発明の関数演算処理の 機能構成のブロック図



【図3】


### 図2の関数演算に使用するテーブル内容の説明図

<u>16</u> 定数テーブル

	d	(2π) <sup>d</sup> /d!	定数Kd	シフト数Sd					
項				45°まで計算 する場合	90°まで計算 する場合				
sin	1	6.283185	0.785398						
	3	41.341702	-0.645964	3	0				
	5	81.605249	0.637541	5	3				
	7	76.705860	-0.599265	6	4				
	9	42.058694	0.657167	7	5				
	11	15.094643	-0.943415	8	6				
	13	3.819953	0.954988	8	6				
	15	0.718122	-0.718122	8	6				
	17	0.104229	0.833833	9	7				
	19	0.012032	-0.770022	9	7				
	21	0.001131	0.579033	9	7				
cos	0		1.000000						
	2	19.739209	-0.616850	1	-1				
	4	64.939394	0.507339	4	2				
	6	85.456817	-0.667631	6	4				
	8	60.244641	0.941323	7	5				
	10	26.426257	-0.825821	7	5				
[	12	7.903536	0.987942	8	6				
	14	1.714391	-0.857195	8	6				
[	16	0.282006	0.564012	8	6				
	18	0.036383	-0.582125	9	7				
	20	0.003780	0.967638	10	8				


【図4】

# 図2の関数演算処理のフローチャート




【図5】

#### 図2によるサイン関数演算処理のフローチャート




【図6】

#### 図2によるコサイン関数演算処理のフローチャート




【図7】 ハードウェアにより実現される本発明の関数演算回路のブロック図




8/

【図8】




【図9】




【図10】

保護ビットを加えた演算結果を丸めて演算精度を保つ本発明による サイン関数演算処理のフローチャート





#### 【図11】

保護ビットを加えた演算結果を丸めて演算精度を保つ本発明による コサイン関数演算処理のフローチャート




【図12】






【図13】

#### パイプライン演算を行う本発明のコサイン関数演算回路の回路ブロック図




【図14】



【図15】

図14の4段にわたる並べ替えとバタフライ演算の入出力データの説明図




高速フーリエ変換出力

138 140


X3(13),X3(9),X3(5),X3(1),X3(12),X3(8),X3(4),X3(0) <del>+ </del>

X4(14),X4(12),X4(10),X4(8),X4(6),X4(4),X4(2),X4(0)

【図16】




【図17】




### 【図18】

## 従来の高速フーリエ変換装置を使用したシステムの説明図




【図19】




【図20】

# 角度情報のアドレスiをサイン関数又はコサイン関数に変換するルックアップテーブルの説明図



【図21】





#### 【書類名】要約書

【要約】

【課題】テイラー級数式を利用してサイン関数とコサイン関数を高速計算する。

【解決手段】 巡回式設定部13は、サイン関数を計算するテイラー級数式を、既知 数Qと、変数Xの2乗を乗算し、その結果をシフト数Sだけシフトしたのち、定数Kを加 算したものを新たな既知数Qとする各項に共通な単一の巡回式( $Q = K + S \cdot X^2 \cdot Q$ ) に変形して設定する。調整部14は、変数Xを、変数Xの変化範囲内で、変数Xの最大値 が1となるように、定数Kは1以下となるように、シフト数Sを調整して準備する。巡回 式実行部15は、角度情報iを入力して変数Xに変換し、テイラー級数式の項の数分、巡 回式を高次の項から低次の項に向けて順次実行して角度情報 i のサイン関数 $sin \theta i$ を導出

図 1 【選択図】

1/E



【書類名】 手続補正書

平成15年12月25日 【提出日】 特許庁長官殿

【あて先】 【事件の表示】

【出願番号】

特願2003-414688

【補正をする者】

【識別番号】 000005223

富士通株式会社 【氏名又は名称】

【代理人】

【識別番号】 100079359

【弁理士】

【氏名又は名称】 竹内 淮

【手続補正1】

【補正対象書類名】 特許願 【補正対象項目名】 発明者 【補正方法】 変更

【補正の内容】

【発明者】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社 【住所又は居所】

内

【氏名】

奥谷 茂明

【発明者】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社 【住所又は居所】

内

【氏名】 中水流 敏朗

【発明者】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社 【住所又は居所】

内

追加

【氏名】 森田 昇

【手続補正2】

【補正対象書類名】 特許願

【補正対象項目名】 その他

【補正方法】

【補正の内容】

願書に記載された発明者「中水流 敏郎」(ナカズル トシロウ 【その他】 ) は、正しくは「中水流 敏朗」でありましたが、「ロウ」と入 力して漢字変換する際に、「郎」と誤って変換してしまいました 。つきましては、「ロウ」を正しく漢字変換した「朗」とする発

明者の補正をいたします。



### 特願2003-414688

### 出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名 富士通株式会社